El flip-flop JK disparado por flanco positivo

El flip-flop JK soluciona el problema del SR cuando ambas entradas son 1, mediante las realimentaciones ya conocidas. La figura 2.33 muestra el montaje de un flip-flop JK disparado por flanco positivo.

  

Figure 2.33: Montaje del flip-flop JK disparado por flanco positivo y símbolo lógico.

  

Figure 2.34: Cronograma del flip-flop JK disparado por flanco positivo.

 

Table 2.16: Tabla de verdad del flip-flop JK disparado por flanco positivo.

J	K	CLK	Q	$\mathrm{\overline{Q}}$
0	0	$\uparrow$
0	1	$\uparrow$
1	0	$\uparrow$
1	1	$\uparrow$

 

Para el desarrollo de esta práctica necesitaremos un integrado 7404 para el inversor, un 7400 con puertas NAND de dos entradas y un 7410 para las NAND de tres entradas y un 7406 con buffers inversores. El montaje es mostrado en la figura 2.33, que muestra también el diagrama lógico asociado.

Una vez realizado el montaje, rellenaremos el cronograma presentado en la figura 2.34 y completaremos la tabla de verdad 2.16.