UN VISUALIZADOR DE SE NALES DIGITALES PARA SDLC++

El simulador lógico SDLC++ utiliza una biblioteca de componentes digitales lógicos escrita en C++ y una filosofía de diseño específica, para describir el comportamiento (aproximado) de circuitos digitales. Actualmente, la salida típica de un programa de simulación escrito usando SDLC++ es un fichero ASCII donde se presentan las diferentes señales lógicas presentes en los circuitos digitales simulados¹. El análisis visual de las simulaciones (especialmente el de las largas) es complicado sino se dispone de una herramienta que simplifique el proceso, que actualmente se realiza usando gnuplot.

El objetivo del proyecto es la creación de de dicha herramienta de visualización. Las especificaciones básicas de ésta son:

1.

Permitir la visualización simultánea de tantas señales lógicas como se necesario.

2.

Permitir tanto la visualización global de la señal, como la detallada, incluso a nivel de iteración del simulador.

  

Figura 1: Ejemplo de la apariencia del visualizador.

La figura 1 presenta un borrador de lo que podría ser la apariencia de la herramienta a desarrollar, que debería implementarse para correr en el sistema X Window. podría implementarse

Este documento se almacena en la dirección de URL. Interesados en el tema, contactar con el profesor Vicente González Ruiz, despacho 1.53, edificio de Matemáticas e Informática. También es posible escribir a la dirección de correo electrónico vruiz@gogh.ualm.es.