Minimización de la lógica combinacional

Utilizamos de nuevo los mapas de Karnaugh (ver figura 4.3).

  

Figure 4.6: Mapas de Karnaugh para la minimización de un contador BCD síncrono ascendente/descendente. $T_3=\overline{A}\cdot\overline{Q_2}\cdot\overline{Q_1}\cdot\overline{Q_0}+A\cdot Q_0(Q_2\cdot Q_1+Q_3)$, $T_2=\overline{A}\cdot Q_0(Q_2\cdot\overline{Q_1}+Q_3)+À\cdot Q_1\cdot Q_0$ y $T_1=\overline{A}\cdot\overline{Q_0}(Q_1+Q_2+Q_3)+A\cdot\overline{Q_3}\cdot Q_0$.